на главную
Карта сайта
English version
Вы читаете:

Интегральная микросхема INF8577CN - RadioRadar

Справочник
16 лет назад

Интегральная микросхема INF8577CN


   Микросхема INF8577CN является устройством управления жидкокристаллическим индикатором (ЖКИ) с I2С интерфейсом приема отображаемой информации.

Внешний вид микросхемы
Микросхема размещена в 40-выводном DIP-корпусе (рис.1). Выполняемые схемой функции:Рис. 1 Внешний вид
микросхемы
  • управление ЖКИ в прямом или дуплексном режиме, микросхема управляет 32 сегментами ЖКИ в прямом режиме и 64 сегментами в дуплексном режиме;
  • обеспечение интерфейса шины I2С;
  • возможность использования в качестве расширителя выхода шины I2С.

   Ее особенности:

  • напряжение питания — от 2,5 до 6 В;
  • низкая мощность потребления;
  • встроенный генератор для формирования сигналов управления ЖКИ;
  • автоинкрементируемый ввод данных;
  • возможность переключения банков памяти дисплея в прямом режиме управления;
  • возможность каскадирования микросхем для увеличения количества управляемых сегментов до 256;
  • гашение дисплея по сбросу питания.

   Ее цоколевка приведена на рис. 2, а структурнаясхема — на рис. 3. На рис. 4 показана организация внутренней памяти ИС. Отображаемая информация хранится в восьми однобайтовых регистрах (их номера — 0...7). Еще один такой же регистр (контрольный) хранит настроечную информацию, управляющую работой микросхемы. Регистры О,2,4,6 объединены в банк "А", регистры 1, 3, 5, 7 — в банк "В".

Цоколевка микросхемы

Рис. 2 Цоколевка микросхемы

Структураная схема микросхемы

Рис. 3 Структураная схема микросхемы

Организация внутренней памяти микросхемы

Рис. 4 Организация внутренней памяти микросхемы

Передача первого байта информации

Рис. 5 Передача первого байта информации

   Функционирование шины I2C достаточно подробно описано в [1]. Рассмотрим особенности загрузки информации в микросхему INF8577CN. Первым байтом (рис.5) передается адрес ведомого ("Slave") устройства. Старшие 7 бит этого байта определяют адрес устройства ("Slave"-адрес), а восьмой бит определяет направление передачи данных. Если восьмой бит равен нулю, то выполняется передача данных к ведомому устройству, если же равен единице, то это устройство будет передатчиком. К I2С-шине могут быть подключены несколько устройств с одинаковым "Slave"-адресом. INF8577CN может выполнять только функцию приемника, поэтому восьмой бит всегда равен "0". Ее двоичный "Slave''-адрес — 0111010. Таким образом, первый байт всегда содержит код 01110100.

Таблица 1

Обозначение выводовНазначение выводовОписание
S1...S32ВыходыВыходы управления сегментами ЖКИ
ВР1Вход/ВыходПри каскадировании для первой микросхемы — выход управления строкой, для остальных микросхем — вход
А2/ВР2Вход/ВыходНазначение вывода программируется. Либо это вход А1. либо вывод, аналогичный ВР1
VDDПитаниеПоложительный вывод питания
А1ВходВход адреса. На выводы АО, А1, А2 подается адрес микросхемы при их каскадировании. Микросхема воспримет данные, если субадрес в посылке данных совпадет с этим адресом
A0/OSCВходНазначение вывода определяется его подключением. При подключении к RC цепочке — это вход генератора, иначе — вход адреса
VSSПитаниеОтрицательный вывод питания
SCLВходТактовый вход для I2С-шины
SDAВход/ВыходВход/Выход данных для I2С-шины

Таблица 2

Наименование параметра, единица измеренияОбозначениеПредельно допустимый режимПредельный режим
не менеене болеене менеене более
Напряжение питания, ВVDD2,56,0-0,58,0
Входное напряжение, ВV10VDD-0,5VDD + 0,5
Постоянная составляющая ЖКИ драйвера, мВVBP-2020--
Ток потребления, мАIDDISS-0,125-50+50
Входной ток, мАI1---20+20
Выходной ток, мАIo---25+25
Напряжение формирования сброса при включении питания, ВVPOR-2--
Входное напряжение низкого уровня на выводе АО, ВVIL100,05--
Входное напряжение высокого уровня на выводе АО, ВVIH1VDD-0,05VDD--
Входное напряжение низкого уровня на выводе А1, ВVIL200,3-VDD--
Входное напряжение высокого уровня на выводе А1, ВVIH20,7-VDDVDD--
Входное напряжение низкого уровня на выводе А2, ВVIL300,1--
Входное напряжение высокого уровня на выводе A2, BVIH3VDD-0,10VDD--
Входное напряжение низкого уровня на выводах SCL, SDA, ВVIL400,3-VDD--
Входное напряжение высокого уровня на выводах SCL, SDA, ВVIH40,7-VDD6--
Частота тактового сигнала, кГцfSCL-100--
Ширина импульса помехи на I2С-шине при Токр.среды = 25°С, нсtSW-100--

Таблица 3

Наименование параметра, единица измеренияОбозначениеНормаРежим измерения
не менеене более
Ток потребления, мкА(V1=VDD или V1=VSS)IDD-125fSCL=100кГц, ROSC=1MOм, СOSC=680 пФ
75fSCL=0кГц, ROSC=1MOм, СOSC=680 пФ
20fSCL=0кГц, режим прямого управления. AO/OSC=VDD, VDD=5 B, Tокр.среды=25 °С
40fSCL=0кГц, ROSC=1MOм, СOSC=680 пФ, VDD=5 B, Tокр.среды=25 °С
Выходное напряжение низкого уровня на выводе SDA, ВVOL-0,4VDD=5 B, IOL=3,0 мА
Входной ток утечки по выводам А1, SCL, SDA, мкАIL1-1+1V1=VDD или VSS
Входной ток утечки по выводам А2/ВР2, ВР1, мкАIL2-5+5V1=VDD или VSS
Втекающий ток по выводу А2/ВР2, мкАIPD-5-V1=VDD
Входной ток утечки по выводу A0/OSC, мкАIL3-1+1V1=VDD
Начальный ток генератора, мкАIOSC-5V1=VSS
Выходное напряжение низкого уровня на выходах управления сегментами, ВVOL1-0,8VDD=5 B, IOL1=0,3 мА
Выходное напряжение высокого уровня на выходах управления сегментами, ВVOH1VDD-0,8-VDD=5 B, IOH1=0,3 мА
Выходной ток на выводах управления строками ЖКИ (ВР1, ВР2), мкАIload100-VDD =5 B V0=Vss, VDD или (VSS + VDD)/2
Выходное напряжение высокого уровня на выводах управления сегментами, ВV0H24,5-VDD=5 B, IOH2=100 мкА
Выходное напряжение низкого уровня на выводах управления сегментами, ВV0L2-0,5VDD=5 B, IOL2=100 мкА
Выходное напряжение низкого уровня на выводах управления сегментами в состоянии "выключено", ВV0L3-0,5VDD=2,5 B, IOL3=100 мкА
Частота сигналов на выводах управления ЖКИ, ГцfLCD65120COSC=680 пФ, ROSC=1 МОм

   Вторым байтом протокола I2С-шины для микросхемы INF8577CN всегда является контрольный байт, загружаемый в соответствующий регистр (рис.4). Старший бит этого байта определяет режим работы:

0 - режим прямого управления ЖКИ (однострочный режим);
1 - режим мультиплексного управления ЖКИ (двухстрочный режим).

   Следующий бит этого байта определяет банк ЖКИ, содержимое которого будет выводиться на сегменты в режиме прямого управления: "0" — банк А, "1" — банк В. Для режима мультиплексного управления этот бит не имеет значения. Остальные шесть бит этого байта составляют вектор сегментов. Фактически этот вектор является адресом ОЗУ (номер схемы + номер регистра), начиная с которого начинается загрузка отображаемой информации. Вектор сегментов объединяет в единое адресное пространство ОЗУ из нескольких микросхем INF8577CN. К I2С-шине можно подключить до восьми микросхем INF8577CN. Три младших бита вектора сегментов адресуют один из восьми регистров схемы, а три старших бита вектора сегментов определяют, какая из микросхем INF8577CN будет выбрана. Данные будут записаны в ту микросхему, для которой эти три бита совпадут с субадресом, установленным на выводах микросхемы АО, А1, А2. Этот субадрес формируется по следующему правилу:

- вывод А1 является входом, и на него обязательно нужно подать входной уровень нуля или единицы;
- выводы АО и А2 являются входами-выходами, и на них можно (но не обязательно) подать входной уровень нуля или единицы, либо вообще не подавать входное напряжение. В этом случае микросхема воспринимает состояние выводов АО и А2 как логический ноль.

   После второго байта начинается передача данных. Первый байт данных записывается в ОЗУ одной из микросхем INF8577CN — именно в ту микросхему и в то место ОЗУ, на которое указывает вектор сегментов. Микросхема, которая приняла информацию, формирует А-условие, подтверждающее прием. После этого вектор сегментов автоматически увеличивается, и микросхемы готовы принимать следующий байт данных. Длина цепочки данных не ограничена. Все микросхемы отслеживают изменение вектора сегментов, и данные автоматически записываются в ОЗУ нужной микросхемы. Если вектор сегментов достиг максимального значения 111111, то следующее значение будет 000000.

   Величина инкремента равна 1 или 2 и определяется тем, в каком режиме функционируют микросхемы. Инкремент равен 1 в режиме мультиплексного управления, то есть регистры микросхем загружаются подряд, один за другим, без учета того, к какому банку они принадлежат. В режиме прямого управления величина инкремента равна 2, что обеспечивает загрузку либо банка "A", либо банка "B" вне зависимости от того, какой из них отображается.

Схема драйвера ЖКИ с прямым управлением

Рис. 6. Схема драйвера ЖКИ с прямым управлением

Схема драйвера с дуплексным управлением

Рис. 7. Схема драйвера с дуплексным управлением

   В табл. 1 приведено назначение выводов ИС, в табл. 2 даны предельные и предельно допустимые значения параметров, в табл. 3 - основные электрические параметры. На рис. 6 приведена схема драйвера ЖКИ с прямым управлением, на рис. 7 - схема драйвера с дуплексным управлением, на рис. 8 - схема 32-разрядного расширителя I2C-шины. Следуем отметить, что в режиме дуплексного управления необходимо использовать ЖКИ с двумя отдельными общими выводами либо два отдельных ЖКИ.

Cхема 32-разрядного расширителя I<sup>2</sup>C-шины

Рис. 8. Cхема 32-разрядного расширителя I2C-шины

Литература

  1. К. Конов. Интерфейс I2C в телевизоре. - Радиолюбитель, 2000, N9, С.24...26
Мнения читателей

Нет комментариев. Ваш комментарий будет первый.

Вы можете оставить свой комментарий, мнение или вопрос по приведенному выше материалу:

Поля, обязательные для заполнения