Переключатель SW401 предназначен для грубой регулировки центровки растра по горизонтали.
С высоковольтной обмотки FBT снимаются напряжения для питания следующих узлов и цепей:
- анода кинескопа HV;
- схемы динамической фокусировки D/F;
- статической фокусировки S/F;
- ускоряющих электродов кинескопа SCREEN;
- схемы ограничения тока лучей кинескопа ABL.
Вторичные обмотки 5-8-7-6-9 FBT используются для формирования следующих напряжений:
- 200 В (VCC_200V) (выпрямитель D411 С422) - для питания выходных видеоусилителей платы кинескопа;
- 17,5 В (VCC_17,5V) (выпрямитель D401 С402) - для питания предварительного усилителя СР в рабочем режиме и выходного каскада КР;
- -16,5 В (VCC_-16,5V) (выпрямитель D402 С404) - для питания выходного каскада КР;
- HEATER - для питания подогревателей кинескопа.
Из напряжения 200 В с помощью параметрического стабилизатора R444 R445 C433 DZ405 формируется напряжение 33 В (VCC_33V).
При превышении напряжения 200 В допустимого значения срабатывает узел защиты DZS01 QS01 и на процессор IC01 блока F/BOX подается сигнал PROTECT, переводящий телевизор в дежурный режим.
На микросхеме IC401, транзисторе Q404, дросселе LR405S и находящемся в микросхеме НС401 диодном модуляторе выполнено устройство коррекции растра "восток-запад", используемое с целью автоматического выравнивания геометрических искажений на краях растра. В микросхеме происходит усиление сигнала EW_DRIVE, поступающего с процессора IC01 блока F/BOX как огибающая несущей, в качестве которой используются импульсы H_PULSE, подаваемые на выв. 2 и 6 микросхемы с выходного каскада СР. Микросхема IC401 питается напряжением 17,5 В через стабилизатор на микросхеме IC402, имеется защита по цепи ABL - при чрезмерном токе кинескопа с помощью транзистора Q401 снимается питание с микросхемы IC401.
Выходной каскад КР выполнен на микросхеме IC301 типа LA7845. На ее входы (выв. 4 и 5) подаются противофазные сигналы VDP и VDN с процессора IC01 блока F/BOX. Сформированный и усиленный пилообразно-импульсный сигнал с выв. 2 микросхемы и контакты разъема CN301 подается на кадровые катушки ОС. Сигнал с резисторов обратной связи R323, R324 накладывается на входной сигнал на выв. 5.
Микросхема питается разнополярными напряжениями: 17,5 и -16,5 В, что позволяет отказаться от габаритного разделительного конденсатора большой емкости. Диод D301, конденсатор С302 и внутренний узел микросхемы PUMP UP осуществляют импульсную вольтодобавку к источнику 17,5 В во время обратного хода КР.
С выв. 7 микросхемы снимаются импульсы обратного хода КР V_BLANK и подаются на процессор IC01 блока F/BOX.
В архиве приведен фрагмент принципиальной схемы основного шасси с двумя тюнерами (основной MAIN-TUNER и дополнительный SUB-TUNER, предназначенный для получения сигнала PIP), выходным каскадом канала звука, двумя разъемами SCART и разъемами подключения блока F/BOX.
С основного тюнера на разъем MD201 подаются следующие сигналы:
- RF-CVBS (на контакт 33);
- SIF (на контакт 17);
- AFT (АПЧ) (на контакт 39).
С дополнительного тюнера на на контакт 45 разъема MD201 подается сигнал PIP-CVBS. Тюнеры связаны с разъемом по цифровой шине I2C. На тюнеры подаются напряжения питания 33 В (VCC_33V), 5 В (VCC_5V_В), а на основной тюнер помимо этого и напряжение 9 В (VCC_9V_C).
УМЗЧ выполнен на микросхеме IC602 типа TDA7297SA - это двухканальный мостовой усилитель мощности 2х10 Вт. На входы микросхемы (выв. 4 и 12) через контакты 68 и 67 разъема MD201 подаются звуковые сигналы MAIN_L и MAIN_R. С выходов микросхемы (выв. 1, 2, 14, 15) усиленные звуковые сигналы через контакты разъема CN601 подаются на динамические громкоговорители. Сигналы блокировки звука S_MUTE и MUTE_SPOT (в дежурном режиме) подаются через контакты 66, 64 разъема CN601 и транзисторные ключи Q603, Q604 на выв. 6, 7 микросхемы. Микросхема питается напряжением 16 В (VCC_16V), подаваемым на выв. 3, 13.
Сигналы, поступающие на разъем CN601 с разъемов SCART и обратно, приведены в таблице 1.
Таблица 1. Сигналы на разъеме CN601
Номер контакта | Обозначение сигнала | Тип: I - входной; O - выходной |
1 | SCART1_ID | I |
3 | SCART2_ID | I |
4 | SCART1_B | I |
5 | SCART2_L_IN | I |
6 | SCART1_ G | I |
7 | SCART2_R_IN | I |
8 | SCART1_ R | I |
10 | SCART1_FB | I |
11 | SCART2_L_ OUT | O |
13 | SCART2_R_ OUT | O |
14 | SCART1_CVBS_IN | I |
18 | SCART2_CVBS_IN | I |
21 | SCART1_L_OUT | O |
22 | MONITOR_OUT | O |
23 | SCART1_R_OUT | O |
26 | RF_OUT | O |
27 | SCART1_L_IN | I |
29 | SCART1_R_IN | I |
В архиве приведен фрагмент принципиальной схемы блока F/ВйХс большой микросхемой процессораIC01, выполняющей функции процессора управления, видеопроцессора и аудиопроцессора.
Основные входные и выходные сигналы процессора IC01 приведены в таблице 2.
Таблица 2. Основные входные и выходные сигналы процессора IC01
Номер вывода IC01 | Обозначение сигнала | Источник/приемник | Тип сигнала: I - входной; O - выходной |
1 | D_COIL | ИИП | O |
9 | SC1_R_IN | SCART1 | I |
10 | SC1_L_IN | I | |
11 | SC2_R_IN | SCART2 | I |
12 | SC2_L_IN | I | |
13 | COMP_R_IN | COMP1/2 | I |
14 | COMP_L_IN | COMP1/2 | I |
21 | SC1_R_OUT | SCART1 | O |
22 | SC1_L_ OUT | O | |
23 | SC2_R_OUT | SCART2 | O |
24 | SC2_L_ OUT | O | |
27 | MAIN_R | УМЗЧ IC602 | O |
28 | MAIN_L | O | |
31 | SIF | Тюнер Main | I |
50-57 | HDMI_OR | ICH01 | I |
58-65 | HDMI_Y | I | |
83 | SCL | Все ИМС шасси с интерфейсом I2C | O |
84 | SDA | I/O | |
87 | SC2_ID | SCART2 | I |
8 | RESET | IC06 | I |
89 | SMUTE | УМЗЧ IC602 | O |
91 | IR | Фотоприемник | I |
92 | PROTECT | Строчная развертка | I |
106 | BUS_STOP | Контрольный порт I2C | I |
115 | POWER | ИИП | O |
117 | F0 | IC03 | O |
118 | F1 | IC03 | O |
119 | HS | O | |
120 | VS | O | |
160 | AFT | Тюнер Main | I |
173 | SV_Y_IN | AV-вход | I |
174 | SV_C_IN | I | |
176 | COMP2_Pb | COMP2 | I |
177 | COMP2_Y | I | |
178 | COMP2_Pr | I | |
179 | COMP1_Pb | COMP1 | I |
180 | COMP1_Y | I | |
181 | COMP1_Pr | I | |
182 | SC1_B | SCART1 | I |
183 | SC1_F/B | I | |
184 | SC1_ G | I | |
187 | SC1_ R | I | |
188 | SC1_ CVBS _IN | SCART1 | I |
189 | SC2_ CVBS _IN | SCART2 | I |
191 | RF-CVBS | Тюнер Main | I |
193 | VOUT1 | SCART1/2 (сигнал RF_OUT) | O |
194 | VOUT2 | SCART1/2 (сигнал MONITOR_OUT) | O |
195 | PIP_VIDEO | ICP01 (PIP) | O |
198-205 | TW9906_0-7 | ICP01 (PIP) | I |
165-167 | R, G, B | Плата кинескопа | O |
Процессор связан по цифровой шине управления I2C (SDA, SCL) со всеми микросхемами шасси, имеющими такой интерфейс.
Кварцевый резонатор XV201, определяющий частоту внутреннего генератора процессора, включен между его выводами 78, 79.
Напряжения питания 5 и 3,3 В подаются через фильтрующие и защитные цепи на выв. 33, 36, 45, 75, 77, 86, 96, 114, 124, 133, 150, 164, 170, 185, 197 процессора.
В архиве приведен фрагмент принципиальной схемы блока F/BOX с микросхемой IC03, предназначенной для формирования сигналов запуска разверток и сигналов, подаваемых на плату кинескопа.
На выв. 10, 9, 8 микросхемы Ю03с выв. 165, 166, 167 процессора IC01 подаются сигналы основных цветов R, G, В. С выв. 64, 63, 62 микросхемы через буферные каскады на транзисторах QD904, QD903, QD905 и контакты 7, 5, 3 разъема CN06 эти сигналы поступают на плату кинескопа. Через контакт 1 разъема на выв. 58 микросхемы подается сигнал обратной связи по токам лучей кинескопа АКВ. На этот же вывод с узла IK_LIMIT, выполненного на транзисторах QD906, QD907, подается опорный уровень ограничения тока лучей кинескопа.
Через контакты 11, 12 разъема на плату кинескопа с процессора IC01 подаются сигналы POWER (для гашения кинескопа в дежурном режиме) и TILT (для регулировки наклона растра) соответственно. Через каскад на транзисторе QD910 с процессора поступает сигнал гашения кинескопа MUTE_SPOT, а через каскад на транзисторе QD902 - сигнал регулировки модуляции скорости строчной развертки SVM. Последний подается на плату кинескопа через контакт 10 разъема.
Сигнал управления запуском СР H_DRV снимается с выв. 40 микросхемы IC03 и через буферный каскад на транзисторе QD908 подается на основную плату. С выходного каскада строчной развертки на выв. 39 микросхемы поступает сигнал обратной связи H_BLANK, а через буферную микросхему IC04 на выв. 28 сигнал строчной синхронизации HS.
Сигналы управления запуском КР VDN и VDP снимаются с выв. 52 и 53 микросхемы IC03 и подаются на основную плату. На выв. 35 с выходного каскада кадровой развертки поступает сигнал обратной связи V_BLANK. С целью исключения прожога люминофора кинескопа при неисправности в КР схемой предусмотрено отключение сигнала строчного запуска H_DRV при отсутствии сигнала V_BLANK.
На выв. 23, 24 микросхемы IC03 с выв. 117, 118 процессора IC01 приходят сигналы переключения частот развертки F0, F1.
В архиве приведен фрагмент принципиальной схемы блока F/BOXс разъемами и микросхемой коммутации звуковых сигналов.
Показанные на схеме разъемы CN01 и CN02 предназначены для подсоединения процессорного блока F/BOX к основному шасси, разъемы CN03 (SIDE-A/V) и JA702 - для подачи компонентных видео- и аудиосигналов, разъем CN04 (LED+MASTER ASSY) - для подключения платы фотоприемника и индикаторов REMOCON-LED, разъем CN05 (CONTROL ASSY) - для подключения платы местного управления KEY-CONTROL.
Микросхема IC07 выполняет функции коммутатора звуковых сигналов. С помощью управляющего сигнала A4052_SELO, подаваемого через транзистор QA737 на выв. 10 микросхемы, производится выбор пары звуковых сигналов из FAV_L, FAV_R и COMP_L, COMP_R.
На этой же схеме показана микросхема энергонезависимой памяти IC02 и ее связи с процессором IC01 по цифровой шине управления I2C (линии SDA2 через выв. 5 и SCL2 через выв. 6) и по сигналу запрета записи WP-STOP через выв. 7.
Эмиттерные повторители и усилители на транзисторах QA731-QA736 предназначены для согласования и усиления видеосигналов VOUT1 и VOUT2, приходящих с процессора IC01, с целью их подачи на контакты 22 и 26 разъема CN01 (MONITOR_OUT и RF_OUT).
В архиве приведен фрагмент принципиальной схемы блока F/BOX с устройством "Кадр в кадре" (PIP).
В этой части блока используется микросхема процессора ICP01, на входы которой подаются сигналы PIP_VIDEO (выв. 32), SV_Y_IN (выв. 37), SC1_CVBS (выв. 36), SC1_CVBS (выв. 35) с процессора IC01 и ПЦТС PIP_CVBS (выв. 38) с PIP-тюнера. Микросхема формирует на выв. 64, 63, 62, 61, 58, 57, 56, 55 цифровой восьмибитовый сигнал TW9906_0/1/2/3/4/5/6/7, который подается на процессор IC01 (на его выв. 198-205). С выв. 70 микросхемы на на выв. 206 процессора IC01 подается сигнал синхронизации TW9906_CLK. Начальную установку процессора ICP01 выполняет сигнал сброса TW9906_RESET (выв. 51).
Включение устройства PIP производится подаваемыми с процессора IC01 на выв. 1 микросхемы ICP02 командами TW9906_POWER и POWER. При этом на процессор ICP01 подаются напряжения питания 2,5 и 3,3 В. Управление устройством PIP осуществляется по цифровой шине управления I2C через выв. 49, 50 процессора ICP01. Между выв. 6 и 5 процессора ICP01 включен кварцевый резонатор ХР001, определяющий частоту внутреннего генератора.
В архиве приведен фрагмент принципиальной схемы блока F/BOXс мультимедийным ин-
терфейсом высокой четкости HDMI (High Definition Multimedia Interface).
В этой части блока используется микросхема процессора HDMI ICH01. От внешнего источника сигналов HDMI через контакты разъема JH001 и соответствующие фильтры FH001-FH004 на процессор подаются следующие противофазные низковольтные сигналы интерфейса:
- RXC-, RXC+ на выв. 25, 26;
- RX0-, RX0+ на выв. 16, 17;
- RX1-, RX1+ на выв. 19, 20;
- RX2-, RX2+ на выв. 22, 23.
Через контакты этого же разъема производится связь источника сигналов с микросхемой памяти HDMI ICH03 по линиям цифровой шины SCL_DDC, SDA_DDC.
Сформированные процессором 8-разрядные цифровые сигналы Y HDMI с выв. 90 (HDMI_Y[0]), 89 (HDMI_Y[1]), 88 (HDMI_Y[2]), 87 (HDMI_Y[3]), 86 (HDMI_Y[4]), 85 (HDMI_Y[5]), 84 (HDMI_Y[6]), 83 (HDMI_Y[7]) подаются на выв. 65, 64, 63, 62, 61, 60, 59, 58 процессора IC01, сигналы CR HDMI с выв. 78 (HDMI^R), 77 (HDMI^R), 76 (HDMI^R), 75 (HDMI^R), 74 (HDMI^R), 73 (HDMI^R), 72 (HDMI^R), 71 (HDMI^R) - на выв. 57, 56, 55, 54, 53, 52, 51, 50 процессора IC01, сигналы СВ HDMI с выв. 11 (HDM^B), 10 (HDM^B), 9 (HDM^B), 8 (HDM^B), 7 (HDM^B), 6 (HDMI^B), 5 (HDMI^B), 4 (HDMI^B) - на выв. 73, 72, 71, 70, 69, 68, 67, 66 процессора IC01.
С выв. 96-99 процессора ICH01 на процессор IC01 подаются управляющие и синхронизирующие сигналы HDMI_CLK (на выв. 49), HDMI_DE (на выв. 48), HDMI_HSYNC (на выв. 171), HDMI_VSYNC (на выв. 47), HDMI_DATA (выв. 38), HDMI_SCLK (выв. 39), HDMI_RLCLK (выв. 40).
На устройство HDMI, помимо напряжений питания, подаются управляющие сигналы HDMI_RESET, HDMIJHOTP, HDMI_WP и POWER. Обмен информацией процессора HDMI ICH01 с процессором IC01 происходит по цифровой шине SDA (через выв. 66), SCL (через выв. 65). По "местной" шине MDA, MCL (выв. 70, 69) процессор ICH01 связан с микросхемой памяти ICH02 (выв. 5, 6). Между выв. 61 и 62 процессора ЮН01 включен кварцевый резонатор ХН001, определяющий частоту внутреннего генератора.
Микросхемы узла HDMI питаются от источников напряжений 5, 3,3 и 2,5 В.
На рис. 8 приведена принципиальная схема платы кинескопа.
На плате расположены три микросхемы, содержащие предварительные и выходные каскады усилителей сигналов основных цветов IC501-IC503. На вход каждой из них (выв. 3) подается один из сигналов R, G, B через соответствующий контакт разъема CN04/CN01. Усиленные сигналы с выв. 8 микросхем подаются на катоды кинескопа.
Предварительные усилители питаются от источника напряжения 18,5 В, подаваемого на плату через контакт 6 разъема CNC03/CNC02. Из него стабилизатором IC505 DZ504 формируется напряжение 12 В (12V_B), которое подается на выв. 2 каждой из микросхем. Выходные каскады питаются от источника напряжения 200 В, подаваемого через контакт 1 разъема CNC03/CNC02 на выв. 6 каждой из микросхем.
Сигнал IK, пропорциональный току лучей кинескопа, снимается с выв. 5 микросхем, формируется транзисторами Q501-Q504 и через контакт 14 разъема CNC04/CNC01 подается на процессорный блок. По этой цепи происходит автоматическое ограничение тока лучей кинескопа.
Для гашения лучей кинескопа при выключении телевизора используется узел на транзисторах Q505 и IC506. Микросхема ICF01 формирует ток модуляции скорости строчной развертки в дополнительной катушке, расположенной на горловине кинескопа. На вход микросхемы (выв. 1) через контакты 2, 5 разъема CNC04/CNC01 с процессорного блока подается модулирующий сигнал. Сформированный сигнал с выхода микросхемы (выв. 9) через контакт 3 разъема FV1 подается на катушку. Микросхема питается напряжениями 12 В (12V_B, подается на выв. 4) и 142 В (142V, подается на выв. 11).
Выходной каскад регулятора наклона растра выполнен на микросхеме IC504. В схеме ее включения специально нарушена симметрия, чтобы при нулевом входном сигнале (его отсутствии) был перекос в одну сторону. Путем регулировки входного сигнала положительной полярности (он подается с процессорного блока через контакт 3 разъема CNC04/CNC01) удается устранить наклон растра. При этом имеется запас регулировки наклона в противоположную сторону. Полученный сигнал постоянного тока через контакты разъема FN1 поступает на другую, расположенную на горловине кинескопа катушку.
В архиве приведена принципиальная схема платы местного управления KEY-CONTROL, которая содержит шесть кнопок SW01-SW06 и разъем их подключения CNY01. Назначение каждой из кнопок видно на схеме.
В архиве имеется принципиальная схема платы боковых разъемов AV-IN, которая подключается к процессорному блоку основного шасси с помощью разъема CN701.
Упомянутые в статье схемы можно найти здесь.
Автор: Геннадий Романов (г. Москва)
Источник: Ремонт и сервис