В режиме просмотра Вы видите содержимое реферате, контрольной или курсовой работы в виде простого текста, без изображений. Такой режим поможет Вам оценить содержимое реферата и принять решение о необходимости скачать ту или иную курсовую работу. Скачав реферат, вы получите полную электронную версию работы.

80286 процессор (lexicon)

скачать реферат

         є
  ИНННННННННННННННННПННННННННННННННННННННННННННННННННННННННННј
  ЙНННННННННННННННННННННННННННННННННННННННННННННННННННННННННН»
  є                Контроллеры прерываний                    є
  МНННСНННННННННСНННННННННННННННННННННННННННННННННННННННННННН№
  є N і Уровень і                  Функция                   є
  МНННШНННННННННШНННННННННННННННННННННННННННННННННННННННННННН№
  є   іIRQ 0    і  выход 0 таймера                           є
  є 1 іIRQ 1    і  клавиатура (выходной буфер полон)         є
  є   іIRQ 2    і  прерывание от CTRL 2                      є
  ЗДДДЕДДДДДДДДДЕДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД¶
  є   іIRQ 8    і  часы реального времени                    є
  є   іIRQ 9    і  переадресовка программы к INT 0AH (IRQ 2) є
  є   іIRQ 10   і  резерв                                    є
  є   іIRQ 11   і  резерв                                    є
  є 2 іIRQ 12   і  резерв                                    є
  є   іIRQ 13   і  сопроцессор                               є
  є   іIRQ 14   і  контроллер жесткого диска                 є
  є   іIRQ 15   і  резерв                                    є
  ЗДДДЕДДДДДДДДДЕДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД¶
  є   іIRQ 3    і  последовательный порт 2                   є
  є   іIRQ 4    і  последовательный порт 1                   є
  є 1 іIRQ 5    і  параллельный порт 2                       є
  є   іIRQ 6    і  контроллер накопителя на ГМД              є
  є   іIRQ 7    і  параллельный порт 1                       є
  ИНННПНННННННННПННННННННННННННННННННННННННННННННННННННННННННј
.
                                - 9 -

            я3ЙННННННННННННННННННННННННННННННННННННННН»
            я3є Описание сигналов канала ввода-вывода є
            я3ИНННННННННННННННННННННННННННННННННННННННј

     Ниже приводится описание сигналов канала ввода-вывода  сис-
темной платы.  все сигнальные линии  ТТЛ-  совместимы.  адаптеры
ввода-вывода должны рассчитываться максимально на две маломощных
нагрузки ТТЛШ на одну линию.

   я2ЪДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДї
   я2і Сигналы SA0 - SA19 (ввод-вывод) і
   я2АДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЩ
     Адресные разряды 0 - 19 используются для адресации к памяти
и устройствам ввода - вывода внутри системы. эти 20 адресных ли-
ний,  вместе с линиями LA17 - LA23 , обеспечивают доступ к 16 Мб
памяти. SA0 - SA19 выводятся в системную шину, когда 'BALE' име-
ет  высокий уровень ,  и защелкивается по заднему фронту 'BALE'.
эти сигналы генерируются микропроцессором или контроллером  пдп.
ими могут также управлять другие микропроцессоры или контроллеры
ПДП, находящиеся на канале ввода-вывода.

   я2ЪДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДї
   я2і Сигналы LA17 - LA23 (ввод-вывод) і
   я2АДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЩ
     Эти сигналы (незащелкнутые) используются  для  адресации  к
памяти и устройствам ввода-вывода внутри системы,  они обеспечи-
вают доступ  к 16 Мб памяти.  Эти сигналы истинны,  когда 'BALE'
имеет высокий уровень.  LA17 - LA23 не  защелкиваются  во  время
циклов микропроцессора и поэтому не сохраняют истинность в тече-
ние всего цикла.  Целью этих адресных линий  является  генерация
сигналов выбора памяти для циклов памяти с одним состоянием ожи-
дания.  эти сигналы выбора должны защелкиваться адаптерами ввода
-  вывода по заднему фронту 'BALE'.  Этими сигналами могут также
управлять другие микропроцессоры или контроллеры ПДП , находящи-
еся на канале ввода-вывода.

   я2ЪДДДДДДДДї
   я2і CLK(O) і
   я2АДДДДДДДДЩ
     Это сигнал синхронизации системы с частотой 6 Мгц, он расс-
читан на цикл микропроцессора длительностью 167 Нс. Рабочий цикл
составляет 50% этого сигнала. Сигнал должен использоваться толь-
ко для целей синхронизации.  он не предназначен для тех случаев,
когда требуется постоянная частота.

   я2ЪДДДДДДДДДДДДДДї
   я2і RESET DRV(O) і
   я2АДДДДДДДДДДДДДДЩ
     'RESET DRIVE' используется для  очистки  или  инициализации
логических  схем  системы  при включении питания или при падении
напряжения на линии. этот сигнал активен при высоком уровне.
.
                                - 10 -

   я2ЪДДДДДДДДДДДДДДДДДДДДДДДДї
   я2і SD0 - SD15 (ввод-вывод)і
   я2АДДДДДДДДДДДДДДДДДДДДДДДДЩ
     Эти сигналы обеспечивают установку разрядов 0 - 15 для мик-
ропроцессора, памяти и устройств ввода-вывода. D0 является млад-
шим разрядом ,  а D15 - старшим.  Все 8-разрядные устройства  на
канале ввода-вывода должны использовать для связи с микропроцес-
сором разряды D0 - D7. 16-разрядные устройства используют разря-
ды D0 - D15.  для поддержки 8-разрядных устройств данные с линий
D8 - D15 будут выводиться на линии  D0  -  D7  во  время  циклов
8-разрядных  передач  на эти устройства;  при передаче данных из
16-разрядного микропроцессора на 8-разрядное устройство эти дан-
ные преобразуются в 8-разрядные.

   я2ЪДДДДДДДДДДДДДДДДДДДДДДДДДДї
   я2і BALE(O) (с буферизацией) і
   я2АДДДДДДДДДДДДДДДДДДДДhtml
Ж