Рефераты, курсовые
Рефераты, курсовые, контрольные по радиоэлектронике, схемотехнике и связи
В нашем банке рефератов, контрольных и курсовых работ представлены работы по тематикам: радиоэлектроника, схемотехника, связь, комуникации, кибернетика, сети, компьютеры, информационные технологии. Вы можете сразу скачать необходимую вам курсовую, реферат или контрольную работу, либо просмотреть предварительно содержимое выбранного реферата без изображений, в виде простого текста, чтобы иметь представление о реферате или курсовой работе.
- Рефераты - ПК, ИВТ, радиоэлектроника, компьютеры и периферийные устройствам
- Рефераты - информатика, программирование и кибернетика
- Рефераты - коммуникации и связь
- Рефераты - компьютерные сети, безопасность сетей
- Рефераты - радиоэлектроника и компьютеры
- Рефераты - электроника и схемотехника
В режиме просмотра Вы видите содержимое реферате, контрольной или курсовой работы в виде простого текста, без изображений. Такой режим поможет Вам оценить содержимое реферата и принять решение о необходимости скачать ту или иную курсовую работу. Скачав реферат, вы получите полную электронную версию работы.
80286 процессор (lexicon)
скачать реферат
их устройств от канала ввода-вывода , чтобы
разрешить режим ПДП. Когда эта линия активна , управление адрес-
ной шиной, линиями команды чтения шины данных (для памяти и вво-
да-вывода) и линиями команды записи (для памяти и ввода-вы-
вода) принадлежит контроллеру ПДП.
я2ЪДДДДДДДДДДДДДДДДї
я2і -REFRESH (I/O) і
я2АДДДДДДДДДДДДДДДДЩ
Этот сигнал используется для индикации цикла регенерации и
может управляться микропроцессором на канале ввода-вывода.
я2ЪДДДДДДДДДї
я2і T/C (O) і
я2АДДДДДДДДДЩ
Сигнал 'TERMINAL COUNT' обеспечивает импульс , когда дости-
гается заданное число циклов в любом канале ПДП.
я2ЪДДДДДДДДДДДДї
я2і SBHN (I/O) і
я2АДДДДДДДДДДДДЩ
Сигнал 'BUS HIGH ENABLE' (системный) индицирует передачу
данных в верхнем байте шины данных, SD8 - SD15. 16-разрядные
устройства используют 'SBHE', чтобы привязать буферы шины данных
к SD8- SD15.
я2ЪДДДДДДДДДДДДДї
я2і -MASTER (I) і
я2АДДДДДДДДДДДДДЩ
Этот сигнал используется с линией DRQ для получения управ-
ления системой. Процессор или контроллер ПДП на канале ввода-вы-
вода могут подать сигнал DRQ в канал ПДП в каскадном режиме и
получить в ответ сигнал -DACK. Получив -DACK, микропроцессор
ввода-вывода может установить на линии '-MASTER' низкий уровень,
что позволит ей получить управление системными линиями адресов,
данных и управления (состояние, называемое трехстабильным). Пос-
ле установки низкого уровня на '-MASTER' процессор ввода-вывода
должен подождать один системный период синхронизации, прежде чем
получит управление линиями адресов и данных, и два периода синх-
ронизации, прежде чем подать команду READ или WRITE. Если сигнал
сохраняет низкий уровень более 15 Мкс, содержимое системной па-
мяти может быть потеряно из-за отсутствия регенерации.
я2ЪДДДДДДДДДДДДДДДї
я2і -MEM CS16 (I) і
я2АДДДДДДДДДДДДДДДЩ
Сигнал '-MEM 16 CHIP SELECT' сообщает системной плате, яв-
ляется ли данная передача 16-разрядной, с одним состоянием ожи-
дания и циклом памяти. Этот сигнал должен формироваться из адре-
са выбора устройства LA17 - LA23, а управляться открытым кол-
лектором или трехстабильным формирователем, обеспечивающим ток
утечки 20 MA.
.
- 13 -
я2ЪДДДДДДДДДДДДДДДї
я2і -I/O CS16 (I) і
я2АДДДДДДДДДДДДДДДЩ
Сигнал '-I/O 16 CHIP SELECT' сообщает системной плате, яв-
ляется ли данная передача 16-разрядной , с одним состоянием ожи-
дания и циклом памяти. Этот сигнал должен формироваться из адре-
са выбора устройства , а управляться открытым коллектором или
3-стабильным формирователем, обеспечивающим ток утечки 20 MA.
сигнал активен при низком уровне.
я2ЪДДДДДДДДДї
я2і OSC (O) і
я2АДДДДДДДДДЩ
Сигнал 'OSCILLATOR' (OSC) является скоростным синхронизиру-
ющим сигналом с периодом 70 Нс (14,31818 Мгц). Этот сигнал не
синхронен с сигналом синхронизации системы. Рабочий цикл сигнала
составляет 50 %.
я2ЪДДДДДДДДДї
я2і 0WS (I) і
я2АДДДДДДДДДЩ
Сигнал 'ZERO WAIT STATE' сообщает микропроцессору, что он
может выполнить данный цикл шины без дополнительных циклов ожи-
дания. Чтобы исполнить цикл памяти для 16-разрядного устройства
без циклов ожидания, сигнал '0WS' формируется из адреса выбора
устройства , стробируемого командой чтения или записи. Чтобы ис-
полнить цикл памяти для 8-разрядного устройства минимум с двумя
состояниями ожидания , сигнал '0WS' должен активизироваться че-
рез один системный период синхронизации после того, как команда
чтения или записи станет активной путем стробирования адресом
выбора устройства. Команды чтения и записи активизируются по
заднему фронту системного синхроимпульса. '0WS' активен при низ-
ком уровне и должен управляться открытым коллектором или 3-ста-
бильным формирователем с током утечки 20 ма.
я3ЙННННННННННННН»
я3є Сопроцессор є
я3ИНННННННННННННј
я2ЪДДДДДДДДДДї
я2і Описание і
я2АДДДДДДДДДДЩ
Математический сопроцессор персонального компьютера IBM PC
AT позволяет ему выполнять скоростные арифметические и логариф-
мические операции , а также тригонометрические функции с высокой
точностью.
Сопроцессор работает параллельно с микропроцессором, это
сокращает время вычислений , позволяя сопроцессору выполнять ма-
тематические операции , в то время как микропроцессор занимается
выполнением других функций.
Сопроцессор работает с семью типами числовых данных, кото-
рые делятся на следующие три класса:
- двоичные целые числа (3 типа);
- десятичные целые числа (1 тип);
- действительные числа (3 типа).
.
- 14 -
я2ЪДДДДДДДДДДДДДДДДДДДДДДДДДДї
я2і Условия программирования і
html
Ж1 2 3 4 5 6 7 8 9


