Микросхема TDA18218HN, выпускаемая компанией NXP (основана фирмой PHILIPS), предназначена для обработки сигналов цифрового наземного телевидения стандарта DVB-T и выполняет все функции настройки и выбора каналов. Микросхема содержит интегральные фильтры ПЧ для обеспечения полос пропускания 6, 7 и 8 МГц и для ее работы требуется подключить только один внешний кварцевый резонатор частотой 16 МГц для тактового генератора.
Микросхема имеет малые габариты (7x7x0,85 мм) и позволяет тем самым сконструировать малогабаритный тюнер с потребляемой мощностью до 800 мВт. Микросхема не требует внешних регулировок усиления, имеет интегрированный термодатчик и выход сигнала ПЧ для простого подключения тюнера к приставке STB (Set Top Box).
Основные характеристики микросхемы и рекомендуемые значения параметров приведены в табл. 1.
Таблица 1. Основные характеристики микросхемы TDA18218HN и рекомендуемые значения параметров
Символ | Параметр, единица измерения | Значение | ||
Минимальное | Типовое | Максимальное | ||
Vcc | Напряжение питания, В | 3,13 | 3,3 | 3,47 |
Icc | Ток потребления, мА | - | 235 | 270 |
Р | Мощность рассеяния, мВт | - | 775 | - |
VI(max) | Максимальное входное напряжение, дБмкВ | - | 108 | - |
NFtun | Шумовое число тюнера (фактор шума), дБ | - | 5 | 7 |
fRF | Частота РЧ, МГц | 174 | - | 864 |
αimage | Отражение изображения, дБ | - | 65 | - |
Gv | Усиление по напряжению | 70 | 76 | - |
На рис. 1 показана упрощенная структурная схема микросхемы. Входной сигнал РЧ с вывода 1 подается на малошумящий двухкаскадный усилитель с АРУ Первый каскад AGC1 является усилителем с малым уровнем шума. Его усиление может иметь четыре значения: 15; 12; 9 и 6 дБ. С целью оптимизации характеристик шума и линейности значение усиления выбирается в зависимости от уровня входного сигнала во всем диапа-зоне РЧ, причем АРУ действует постоянно и определяет усиление AGC1 даже в отсутствие сигнала нужной станции, что предохраняет тюнер от перегрузок.
Рис. 1. Структурная схема микросхемы TDA18218HN
Второй каскад AGC2 - также усилитель с автоматически регулируемым усилением,которое регулируется от -12 до +14 дБ ступенями по 0,2 дБ.
Усиленный сигнал проходит через полосовой фильтр BP FILTER и подается на смеситель MIXER, куда также подается сигнал с управляемого напряжением локального генератора (ГУН) SYNTHESIZER со схемой ФАПЧ (PLL). Этот генератор управляется тактовым кварцевым генератором CRYSTAL OSCILLATOR.
На выходе смесителя формируется сигнал ПЧ, который через частотно-селективную схему IF SELECTIVITY и ФНЧ LPFc подается на усилитель сигнала ПЧ с АРУ IF AGC. Он формирует на выв. 30 и 31 микросхемы разнополярные сигналы ПЧ, которые далее используются в канальном детекторе телевизора или приставки STB. Уровень выходных сигналов регулируется в соответствии с постоянным напряжением АРУ, подаваемым на выв. 32 микросхемы с канального детектора.
Регулировка уровня, также как и в усилителях AGC1 и AGC2, действует постоянно при работе тюнера.
Микросхема может быть запрограммирована для режима малой мощности STANDBY В этом случае отключаются узлы AGC2 вместе с детектором уровня LEVEL CONTROL, ФНЧ BP FILTER, смеситель MIXER, ГУН SINTHESIZER, селектор ПЧ IF SELECTIVITY и ФНЧ LPFc и усилитель сигнала ПЧ с АРУ AGC. Остаются включенными только первый каскад AGC1, генератор 16 МГц CRYSTAL OSCILLATOR и интерфейс шины I2C INTERFACE.
На рис. 2 показано расположение выводов микросхемы в корпусе HVQFN48 (SOT619-1). Их назначение приведено в таблице 2.
Рис.2. Расположение выводов микросхемы в корпусе HVQFN48 (SOT6191)
Таблица 2. Назначение выводов микросхемы в корпусе HVQFN48 (SOT6191)
№ вывода | Обозначение | Назначение |
| 1 | RF_IN | Несимметричный вход сигнала РЧ |
31 | IFO_P | Выход позитивного сигнала ПЧ |
30 | IFO_N | Выход негативного сигнала ПЧ |
14 | VTLO | Вход напряжения настройки локального генератора |
15 | CPLO | Зарядовая накачка синтезатора локального генератора |
16 | XTAL P | Положительный вход кварцевого генератора |
17 | XTAL N | Отрицательный вход кварцевого генератора |
19 | XTO P | Положительный буферный выход кварцевого генератора |
20 | XTO N | Отрицательный буферный выход кварцевого генератора |
21 | XTAL_MS | Режим выхода кварцевого генератора |
32 | VIFAGC | Вход регулировки усиления сигнала ПЧ |
46 | LT | Вход сквозной проходной петли |
24 | CP_K | Зарядовая накачка синтезатора калибровки |
25 | VT K | Напряжение настройки синтезатора калибровки |
36 | SDA | Линия данных шины I2C |
35 | SCL | Линия синхронизации шины I2C |
22 | AS | Вход выбора адреса шины I2C |
10 | CAPREG_VCO | Развязывающий конденсатор источника питания ГУН |
26 | REG18 | Развязывающий конденсатор внутреннего стабилизатора |
27 | REG28 | Развязывающий конденсатор внутреннего стабилизатора |
37 | CAPRFAGC | Конденсатор фильтра АРУ РЧ |
8, 29 | VCC (IF) | Напряжение питания узлов ПЧ 3,3 В |
12 | VCC (PLL) | Напряжение питания узла ФАПЧ 3,3 В |
45, 47 | VCC (RF) | Напряжение питания узлов РЧ 3,3 В |
4, 38, 40, 41, 42, 44 | GND (RF) | Общий узлов РЧ |
7, 23, 28 | GND (IF) | Общий узлов ПЧ |
13 | GND (PLL) | Общий узлов ФАПЧ |
11 | GND (VCO) | Общий ГУН |
34 | GND (DIG) | Общий цифровых узлов |
Выводы 2, 3, 5, 6, 9, 18, 33, 39, 43, 48 не задействованы.
Данные могут быть записаны и прочтены по цифровой шине I2C. Любой регистр может быть записан при использовании его субадреса, а любые последующие регистры - при использовании субадреса первого регистра. Чтение после рестарта (любой последующий старт) не разрешается. Дополнительно регистры не могут читаться при использовании их субадресов. Однако могут читаться регистры со следующими субадресами: от 00h до 16h, от 00h до 27h, от 00h до 3Ah и от 00h до любого субадреса если MSB (Most Significant Bit - наибольший значащий бит; старший бит) равен 1 для следующего регистра.
Для выбора адреса шины I2C биты МА[1:0] программируются подачей специального напряжения VAS на выв. 22 микросхемы. Соотношения между статусом битов и этим напряжением для случая переключения из дежурного режима в рабочий показаны в табл. 3 и 4.
Таблица 3. Побитовое описание байта 1 адреса
Бит | Символ | Доступ | Величина | Описание |
От 7 к 3 | - | R/W | 1 1000 | Должна быть установка на 1 1000 |
От 2 к 1 | МА[1:0] | R/W | 00 01 10 11 | VAS от 0 до 0,1VCC VAS от 0,2VCC до 0,3VCC VAS от 0,4VCC до 0,6VCC VAS от 0,9VCC до VCC |
0 | R/W | R/W | 0 1 | Режим записи Режим чтения |
* R - чтение, W - запись.
Таблица 4. Побитовое описание байта 2 адреса
Бит | Символ | Доступ | Величина | Описание |
От 7 к 6 | - | R/W | 00 | Должна быть установка на 00 |
От 5 к 0 | AD[5:0] | R/W | - | Биты программируемого адреса первого программируемого байта |
В табл. 5 приведено побитовое описание байта имени ID для случая переключения из дежурного режима в рабочий.
Таблица 5. Побитовое описание байта ID
Субадрес | Регистр | Бит | Символ | Доступ | Величина | Описание |
00h | Байт ID | 7 | - | R | 1 | Должна быть установка 1 |
От 6 до 0 | ID[6:0] | R | 100 0000 | Типовой адрес микросхемы TDA18218HN |
Микросхема содержит встроенные кварцевый генератор и буферный каскад, который предназначен для сопряжения генератора по переменному току с другими микросхемами телевизора. Этот каскад может быть подключен при помощи регистра XTOUT (субадрес 19h шины I2C). Каскад может использоваться в дифференциальном синусоидальном режиме (используются выходы XTO_P и XTO_N) или же в ассиметричном режиме - режиме прямоугольных импульсов (один из выходов не используется).
В табл. 6 приведено побитовое описание регистра буферного выхода кварцевого генератора.
Таблица 6. Побитовое описание регистра буферного выхода кварцевого генератора
Субадрес | Регистр | Бит | Символ | Доступ | Значение | Описание буферного выхода |
19h | Байт XTOUT | От 3 до 0 | XTOut [3:0] | R/W | 0 | Нет сигнала XTAL |
1 | Нет сигнала XTOUT | |||||
2 | Прямоугольные импульсы 16 МГц | |||||
7 | Синусоидальное напряжение 200 мВ | |||||
8 | Синусоидальное напряжение 400 мВ | |||||
9 | Синусоидальное напряжение 800 мВ | |||||
10 | Синусоидальное напряжение 1200 мВ |
В табл. 7 приведено побитовое описание способов выбора режима STANDBY
Таблица 7. Побитовое описание способов выбора режима STANDBY
Режим | Байт 1 снижения мощности (субадрес 17h) | |
SM (бит 0) | pdAGC1b (бит 3) | |
Выключение | 1 | 1 |
STANDBY с включенными проходной сквозной петлей и кварцевым генератором | 1 | 0 |
STANDBY с включенным только карцевым генератором | 1 | 1 |
В табл. 8 приведено побитовое описание переключения АРУ и фильтров.
Таблица 8. Побитовое описание переключения АРУ и фильтров
Субадрес | Регистр | Бит | Символ | Доступ | Значение | Описание |
03h | Байт чтени 3 | От 7 д 0 | AGC2 [7:0] | R/W | - | Усиление AGC2 = 0,2(AGC2 [7:0]) - 12(дБ) Диапазон от -12 до 16,4 дБ |
04h | Байт чтения 4 | 7 и от 1 до 0 | AGC1 [2:0] | R/W |
0 1 2 3 | Диапазон усилени от 6 до 15 дБ: 6 дБ 9 дБ 12 дБ 15 дБ |
Ah | Байт 1 ПЧ | От 2 до 0 | BP_FILTER[2:0] | W |
3 4 5 6 | Полосовые фильтры: Фильтр 3 (174 - 188 МГц) Фильтр 4 (188 - 253 МГц) Фильтр 5 (253 - 343 МГц) Фильтр 6 (343 - 870 МГц) |
1Bh | Байт 2 ПЧ | От 1 до 0 | LP_FC[1:0] | W |
0 1 2 | Граничная частота: 6 МГц 7 МГц 8 МГц |
1Ch | Байт AGC2b | 4 | AGC_On | W |
0 1 | AGC1, AGC2, тактовый генератор: не подключены подключены |
В табл. 9 приведено побитовое описание входа РЧ на сквозную проходную петлю LT, в табл. 10 - режимы регулировки усиления сигнала РЧ в петле LT, а в табл. 11 - установки уровня усиления петли LT.
Таблица 9. Побитовое описание входа РЧ на петлю LT
Субадрес | Регистр | Бит | Символ | Доступ | Значение | Описание состояния петли LT |
20h | AGC1, бай 1 | 3 | Manual_LT | W | 0 | Затухание в петле LT зависит от уровня сигнала на выводе XTAL_MS |
1 | Затухание в петле LT устанавливается вручную | |||||
04h | Байт чтения 4 | От 3 д 2 | LT[1:0] | R/W | - | Установки усиления петли LT в диапазоне от -6 до -15 дБ |
Таблица 10. Режимы регулировки усиления сигнала РЧ в петле LT
Бит ручной регулировки усиления LT | Состояние вывода XTAL_MS | Режимы регулировки усиления AGC1 и LT |
0 | Низкий уровен LOW | Усиление AGC1 фиксируется на уровне 6 дБ Усиление LT устанавливается по LT[1:0] |
0 | Высокий уровень HIGH | Усиление LT устанавливается автоматически по усилению AGC1 (см. ниже в табл. 10) |
1 | Низкий уровень LOW | Усиление AGC1 устанавливается по AGC1[2:0], усиление LT по LT[1:0] |
1 | Высокий уровень HIGH | Усиление AGC1 устанавливается автоматически (см. ниже в табл. 10), усиление LT устанавливается по LT[1:0] |
Таблица 11. Установка уровня усиления петли LT
LT[1] | LT[0] | Затухание петли LT, дБ |
0 | 0 | -6 |
0 | 1 | -9 |
1 | 0 | -12 |
1 | 1 | -15 |
Рекомендуемая схема включения микросхемы показана на рис. 3.
Рис. 3. Рекомендуемая схема включения микросхемы
Автор: Александр Пескин (г. Москва)
Источник: Ремонт и сервис