Семейство Spartan-II – второе поколение FPGA, предназначенных для использования в крупно-серийных проектах. Архитектура семейства основывается на популярном семействе Virtex. ПЛИС Spartan-II могут применяться в проектах как альтернатива специализированным интегральным схемам емкостью до 200 тысяч вентилей и системным быстродействием до 200МГц. Напряжение питания ядра семейства составляет 2,5В.
Отличительные особенности:
- производительные ПЛИС с архитектурой FPGA:
- емкость от 15 000 до 200 000 системных вентилей,
- производительность до 200МГц,
- совместимость с шиной PCI 66МГц,
- поддержка функции Hot-swap для Compact PCI,
- поддержка большинства стандартов ввода-вывода (технология SelectIO),
- шестнадцать высокопроизводительных стандартов ввода-вывода,
- прямое подключение к ZBTRAM-устройствам,
- совместимость по выводам кристаллов разной емкости в одинаковых корпусах; - встроенные цепи управления тактированием:
- четыре встроенных модуля автоподстройки задержек (DLL) для расширенного управления тактовыми сигналами как внутри ПЛИС, так и всего устройства,
- четыре глобальные сети распределения тактовых сигналов с малыми разбегами фронтов, плюс двадцать четыре локальные тактовые сети; - иерархическая система элементов памяти:
- на базе 4-входовых таблиц преобразования (4-LUT) конфигурируемых как 16-разрядная RAM-память, либо как 16-разрядная двухпортовая RAM-память, либо как 16-разрядный сдвиговый регистр,
- встроенная блочная память, каждый блок конфигурируется как синхронная двухпортовая RAM-память емкостью 4Кбит,
- быстрые интерфейсы к внешней высокопроизводительной RAM-памяти; - гибкая архитектура с балансом быстродействия и плотности упаковки логики:
- специальная логика ускоренного переноса для высокоскоростных арифметических операций,
- специальная поддержка умножителей,
- каскадируемые цепочки для функций с большим количеством входов,
- многочисленные регистры/защелки с разрешением тактирования и синхронные/асинхронные цепи установки и сброса,
- внутренние шины с тремя состояниями,
- логика периферийного сканирования в соответствии со стандартом IEEE1149.1; - конфигурация кристалла хранится во внешнем ПЗУ и загружается в ПЛИС после включения питания автоматически или принудительно:
- неограниченное число циклов загрузки,
- четыре режима загрузки,
• 100% тестирование на производстве.
Кристалл | Логические ячейки | Системные вентили | Матрица CLB | Всего CLB | Блочная RAM-память, бит | Блоки ввода-вывода |
XC2S15 | 432 | 15 000 | 8x12 | 96 | 16 384 | 86 |
XC2S30 | 972 | 30 000 | 12x18 | 216 | 24 576 | 132 |
XC2S50 | 1 728 | 50 000 | 16x24 | 384 | 32 768 | 176 |
XC2S100 | 2 700 | 100 000 | 20x30 | 600 | 40 960 | 196 |
XC2S150 | 3 888 | 150 000 | 24x36 | 864 | 49 152 | 260 |
XC2S200 | 5 292 | 200 000 | 28x42 | 1 176 | 57 344 | 284 |
Автор: Панов Артур
Источник: terraelectronica.ru